MT41J256M16HA

DDR3 SDRAM menggunakan arsitektur kecepatan data ganda untuk mencapai operasi berkecepatan tinggi. Arsitektur kecepatan data ganda adalah arsitektur 8n-prefetch dengan antarmuka yang dirancang untuk mentransfer dua kata data per siklus jam pada pin I/O. Akses baca atau tulis tunggal untuk DDR3 SDRAM terdiri dari satu transfer data siklus satu jam selebar 8n-bit pada inti DRAM internal dan delapan transfer data siklus satu setengah jam selebar n-bit yang sesuai di pin I/O.